TSMC, A14 공정과 ‘SoW-X’ 발표··· “AI 가속화 게임 체인처 가능성 있다”

TSMC가 기업용 AI와 고성능 컴퓨팅의 증가하는 수요를 노린 새로운 반도체 제조 및 패키징 기술을 소개했다. 산타클라라에서 열린 행사에서 공개된 TSMC의 차세대 A14 공정 노드는 2028년 양산 예정으로, 올해 양산에 들어가는 N2 노드 대비 15% 성능 향상 또는 30% 전력 소비 감소를 달성할 것으로 예상된다.

회사는 성명서에서 “고성능 컴퓨팅(HPC), 스마트폰, 자동차, 사물인터넷(IoT) 등 다양한 기술 플랫폼에 기여하는 새로운 로직, 특수, 고급 패키징, 3D 칩 스택 기술도 공개했다. 이 기술들은 고객이 제품 혁신을 주도하기 위해 상호 연결된 기술의 포괄적인 포트폴리오를 제공하도록 설계됐다”라고 전했다.

TSMC는 또한 미국 내 확장 계획을 공개했으며, 애리조나 반도체 공장 근처에 두 개의 고급 패키징 시설을 건설할 예정이다. 해당 사이트는 최종적으로 6개의 반도체 공장, 2개의 패키징 시설, 전용 연구개발 센터를 갖추게 된다.

웨이퍼 규모 아키텍처 재설계

이번 발표의 중심에는 새로운 ‘System on Wafer-X'(SoW-X) 플랫폼이 있다. 이는 다중 컴퓨팅 칩, 메모리, 광학 인터커넥트를 단일 고출력 패키지에 통합한 웨이퍼 규모 아키텍처다.

로이터 보도에 따르면, SoW-X는 최소 16개의 컴퓨팅 칩을 결합하고 수천 와트의 전력을 공급할 수 있어 현재 GPU 구성보다 월등한 성능 향상을 기대할 수 있다. 엔비디아의 플래그십 GPU는 현재 2개의 칩을 통합한 구조이며, 곧 출시될 루빈 울트라(Rubin Ultra) 플랫폼은 4개를 연결한다.

카운터포인트 리서치의 파트너이자 공동설립자 네일 사는 “SoW-X는 다중 고급 컴퓨팅 SoC 칩, 스택형 HBM 메모리, 광학 인터커넥트를 단일 패키지에 통합해 웨이퍼 규모 컴퓨팅 성능을 제공하고 속도를 크게 높인다. 이 접근 방식은 전통적인 다중 칩 구성에 비해 지연 시간을 줄이고 전력 효율성을 향상시키며 확장성을 강화해, 기업과 하이퍼스케일러가 미래 워크로드를 더 빠르고 효율적으로 처리할 수 있는 AI 서버를 구현할 것”이라고 말했다.

이는 장기적으로 자본 지출(CapEx) 절감뿐 아니라 에너지 및 공간 측면의 운영 비용(OpEx) 절감으로도 이어질 수 있다. 에버레스트 그룹의 프랙티스 디렉터 아비비야크티 센가르는 “Wafer-X 기술은 단순히 더 큰 칩을 만드는 것이 아니다. 이는 AI 인프라의 미래가 실리콘 수준에서 재설계되고 있음을 보여주는 신호다. TSMC는 컴퓨팅, 메모리, 광학 인터커넥트를 단일 웨이퍼 스케일 패키지에 밀접하게 통합함으로써 AI의 핵심 제약이었던 대역폭과 에너지 문제를 정조준한다. 하이퍼스케일 데이터센터와 프론티어 모델 훈련에 이 기술이 게임 체인저가 될 수 있다”라고 말했다.

기업 고객의 우선순위

맞춤형 AI 실리콘에 투자하는 기업들은 파운드리 파트너 선택 시 성능 벤치마크를 넘어 균형을 찾아야 한다. 최첨단 기술, 유연성, 비용 사이의 균형이 핵심이기 때문이다.

IDC 아시아태평양 반도체 연구 담당 선임 연구 매니저 갈렌 첸은 “첫째, 기업 구매자는 TSMC의 3nm, 2nm 또는 인텔의 18A와 같은 제조 공정 기술을 평가해 AI 칩의 성능 및 전력 요구사항을 충족하는지, 맞춤형 기능이 있는지 확인해야 한다. 두 번째로, 구매자는 고급 패키징 능력을 평가해야 한다. TSMC는 3D 패키징과 맞춤형 패키징 솔루션 영역에서 선도적이다. 고도로 통합된 AI 칩에 적합한 특성을 지닌다. 반면 인텔은 x86 아키텍처에서 우위를 점하고 있다. 마지막으로, 구매자는 가격 구조를 평가해야 한다”라고 설명했다.

디자인 생태계 차이도 구매자 결정에 영향을 미친다. TSMC는 제3자 IP 및 EDA 벤더와의 광범위한 협력 관계를 통해 더 개방적이고 협업적인 툴체인을 제공한다. 반면 인텔의 수직 통합 모델은 내부 지원 측면에서 더 강력하지만 외부 디자인 옵션이 제한적이다.

테크인사이트의 반도체 애널리스트 마니시 라왓은 “양과 속도가 중요한 경우 공급망 용량과 납기일이 핵심 요소다. TSMC의 규모는 신뢰성을 제공하며, 인텔의 리쇼어링 시도는 지정학적 혼란을 완화할 수 있다. 고급 패키징은 높은 비용을 수반하므로, 각 파운드리 업체의 수율 성능과 비용 관리 기록을 비교해야 한다. 복잡한 설계에서 높은 수율은 칩당 비용 감소로 직접 연결’된다”라고 말했다.

제조 준비도, 맞춤형 옵션, 생태계 지원, 공급망 안정성, 비용 효율성 등 요소를 균형 있게 고려하면 구매자가 AI 가속기 설계를 신속하고 대규모로 시장에 출시할 수 있는 최적의 파운드리 업체를 선택하는 데 도움이 될 것이라고 라와트는 덧붙였다.
[email protected]